几年前，模拟与混合信号（AMS）设计遇到了瓶颈。它在芯片首次流片失败原因中所占比例翻倍，且自那以后，没有证据表明情况有显著改善。一些人认为，由于先进工艺节点相关问题，这个问题可能会愈发严重，而另一些人则寄希望于人工智能（AI）或小芯片（chiplets）带来改善。
图 1：ASIC 重新流片的原因 来源：Siemens EDA
由于多种趋势的汇聚，模拟与混合信号设计的复杂度大幅提升。Rapidus 设计解决方案公司封装技术领域首席技术官罗扎莉亚・贝卡（Rozalia Beica）表示：“将数字辅助逻辑集成到模拟模块和电源管理集成电路中，虽提升了性能与适应性，但也引入了严苛的数模协同设计要求。这种转变需要能够有效处理两个领域的混合验证环境。在先进工艺节点，日益增加的可变性和与版图相关的效应，让模拟行为更难预测，需要更广泛的仿真覆盖范围和大幅提升的计算资源。此外，AMS 知识产权（IP）如今深度嵌入更大的片上系统（SoC）中，比如人工智能加速器、射频收发器和传感器接口。这使得分层和系统级验证必不可少。”
一些特定技术推动了这一趋势。新思科技（Synopsys）首席产品经理卡蒂克・科内鲁（Karthik Koneru）称：“受人工智能硬件和以数据为中心的计算需求驱动，像‘人工智能工厂’这样的架构，大幅加剧了验证挑战。这种需求的核心是高带宽内存（HBM）技术，其特点是堆叠的动态随机存取存储器（DRAM）裸片和带有混合信号电路（如物理层，PHY）的逻辑裸片，为高带宽应用所需的大规模数据移动提供支持。这些电路将深度交织的模拟和数字领域融合在一起，使验证在范围上更广泛，且更关乎关键任务。”
新的工艺节点加剧了挑战。弗劳恩霍夫协会自适应系统工程 division（Fraunhofer IIS’ Engineering of Adaptive Systems Division）集成传感器电子组经理比约恩・措格曼（Björn Zeugmann）表示：“每进入一个新的技术节点，验证时间都会增加。这是由新的设计规则、设计愈发复杂以及原理图受版图的影响越来越大导致的。寄生效应不断增加，对提取的网表进行验证变得愈发重要。”
感受到压力的不只是高性能计算领域。是德科技（Keysight）新业务机会经理克里斯・米思（Chris Mueth）称：“数据速率变得高得多。对于模拟和射频（RF）功能而言，频率和带宽都更高、更宽。这使得在仿真中进行特性描述更困难，测试也更难，因为所有东西都更敏感。对于工作在太赫兹以下频率的 6G 来说，要正确建模、仿真它们变得很棘手，正确测试也很困难。此外，模拟射频芯片有 1000 项要求的情况并不罕见，其中包括基本功能模式以及需要进行特性描述的不同性能。”
新型晶体管器件增添了不确定性。Mixel 公司埃及分公司总经理马哈茂德・埃尔班纳（Mahmoud ElBanna）表示：“采用鳍式场效应晶体管（finFET）和全环绕栅极场效应晶体管（GAAFET）器件的更新型先进节点技术，又增加了一层复杂度。这引入了更复杂的器件模型和更难预测的互连寄生效应，导致网表规模增加超过两倍。这些都大幅增加了验证时间。”
与数字逻辑不同，模拟行为对寄生效应、与版图相关的效应（LDE）和工艺变化高度敏感，难以准确仿真。Rapidus 的贝卡称：“因此，包含 AMS 内容的 SoC，其首次流片成功率通常比纯数字 SoC 低 10% 到 15%。这种差距往往源于对极端情况覆盖不足、建模不充分，或者像电源域冲突和衬底噪声这样的集成问题。模拟 IP 的重新设计周期成本特别高、耗时特别长，尤其是当涉及版图修改或器件尺寸调整时。模拟缺陷在流片前更难检测，在硅片制成后修复成本更高，既增加了风险，又延长了开发时间。”
更小的工艺节点加剧了这些影响。西门子 EDA 公司 AMS 产品管理与营销负责人萨蒂什・巴拉苏布拉马尼亚姆（Sathish Balasubramanian）表示：“过去，我们从不用担心模拟设计中的噪声、耦合噪声，甚至是变化。现在我们得开始担心了。数字方面遇到的信号完整性挑战，如今已经蔓延到设计的模拟部分。模拟过去有很大的余量，而且相比数字速度慢，但现在不是这样了。设计团队无法为设计的模拟部分（尤其是与通信相关的任何部分，比如串行器 / 解串器（SerDes）通道或时钟生成）获得精确的性能或精度。他们发现预期性能和实际性能存在很大差异，并且试图弄清楚这是与变化相关，还是仅仅因为设计糟糕。”
验证挑战
过去，模拟内容是单独验证，然后再集成到数字内容中。西门子的巴拉苏布拉马尼亚姆称：“此外，我们过去有‘防护栏’。这让我们能将模拟部分与其他所有部分隔离开。如今，没有防护栏了。你是在与数字部分相同的衬底上进行设计，而且处于先进工艺节点，在某些情况下，还要将裸片相互堆叠。”
要让模拟部分达到所需性能，往往需要数字电路的辅助。Mixel 的埃尔班纳表示：“随着数字辅助模拟系统成为常态，模拟和数字模块的协同设计必须以高精度进行验证。复杂的校准算法以及两个领域之间的紧密耦合，要求验证策略不仅要测试功能，还要预见到复杂的跨领域交互和极端情况的影响。”
随着复杂度增加，验证套件的规模也在扩大。新思科技电路仿真首席产品经理卡蒂克・科内鲁称：“回归测试套件如今包含数千项测试，不仅需要功能正确，还需要在不同工艺角、噪声条件和时序场景下都有高精度。挑战很严峻，你需要模拟验证的精度，同时又不能牺牲数字规模回归测试所需的速度。”
寄生效应和版图效应需要更详细的仿真模型。弗劳恩霍夫协会的措格曼称：“仿真时间在增加，因为需要详细的网表才能让仿真结果尽可能接近实际情况。为了实现这一点，模型首先要通过硅片测量来验证。当旧节点的性能足以满足目标模拟性能时，使用不同技术节点将模拟和数字部分分开，可以减轻这个问题。”
仿真性能通常通过抽象来解决。巴拉苏布拉马尼亚姆称：“我们看到人们试图抽象到更高层次。他们只在真正的晶体管中保留必要部分，而设计的大部分在事件驱动的数字仿真器上进行。进行这些抽象的问题在于，如何验证你的抽象是实际设计的正确表示？当有人说‘我为这个模拟模块创建了一个模型’时，你需要能够验证这个模拟模块是否符合运行验证的目的。”
其他抽象方法也是可行的。新思科技的科内鲁称：“采用实数模型（RNM）以及支持像通用验证方法学（UVM）这样的混合数字验证方法，不再是可选项。它们对于扩展验证和实现复用变得至关重要。虽然有几家公司提供用于混合信号验证的模型生成工具，但动态自动模型生成方面的创新仍难以实现。我们需要的是能够在不同抽象层次生成模型，并允许用户根据精度和性能权衡进行选择的工具。”
必须找到合适的抽象组合。埃尔班纳称：“在基于数字的仿真中，使用模拟模块的更简单数字语言模型，可以加快更广泛关注数模交互的回归测试运行速度。最慢但最准确的仿真类型是基于 SPICE（模拟电路仿真程序）的仿真，它使用整个设计的完整网表，但仿真时间更长。验证专家必须在准确仿真多个场景和工艺角与验证运行时间之间进行权衡。”
抽象与“左移”（shift left，指尽可能早地开展验证等活动 ）的需求相关联。弗劳恩霍夫协会自适应系统工程 division 先进混合信号自动化组经理本杰明・普劳奇（Benjamin Prautsch）表示：“尤其对于更先进的工艺节点，尽早将版图效应纳入考虑至关重要。这是为了了解与理想原理图相比，性能会下降多少。仅依赖设计专家的直觉是不够的。他们可能是寻找新拓扑结构的专家，但如果关键寄生效应与预期有很大差异，晶体管的行为可能会受到严重影响。寄生效应已成为实际设计的重要组成部分，必须尽快弥补这种（设计与实际寄生效应之间的）差距。”
功能验证不能再孤立进行。是德科技的米思称：“我们一直倡导的是，让设计工程师和测试工程师在流程的最前端就一起合作。一旦需求确定下来，你们应该创建一个验证矩阵，涵盖验证的每个不同阶段。比如，可能是仿真，可能是晶圆测试，可能是封装测试。有些东西你无法实际测试，就需要仿真。可能是因为你无法访问芯片上的测试点，或者超出了测量设备的范围。还有些东西仿真没有意义，因为可能耗时太长，或者因为没有合适的模型而不可行，直接测试更容易。但在硅片验证工程师或测试工程师与设计工程师之间，他们应该能够在流程开始时，在拿到需求后，一起头脑风暴，制定这个矩阵，确定哪些内容在何处进行测试。”
小芯片的影响
目前尚不清楚小芯片是会有助于缓解一些问题，还是会带来更大的麻烦。措格曼称：“没必要在与数字部分相同的技术节点制造模拟组件。将模拟部分分离到单独的裸片中可以提高良率。在较旧的节点制造模拟 IP，然后用小芯片方法将它们整合在一起会有帮助，但也会将验证挑战提升到更高层次。验证小芯片系统需要系统级测试平台，将模拟和数字两个领域以及互连模型都整合起来。”
小芯片肯定有一些巨大优势。贝卡称：“通过让模拟 IP 保留在成熟、特性明确的节点（如65纳米或180纳米）上，小芯片减少了可变性，简化了验证。这种方法还支持 IP 复用，降低了设计风险，缩短了上市时间。然而，基于小芯片的系统也引入了自身的复杂性。多节点验证、跨裸片时序以及模拟信号完整性必须精心管理。互连建模必须考虑插入损耗和噪声耦合等模拟效应，而相邻高功率数字小芯片产生的热噪声和电源噪声也需要特别关注。”
当没有充分了解问题的真正程度时，问题可能会隐藏起来。巴拉苏布拉马尼亚姆称：“通过 3D 集成，我们实际上给问题增加了另一个维度。你需要考虑热效应。当堆叠敏感组件时，如何让它们不受热变化的影响？这是一个很大的布局规划和物理问题，需要工具来解决。我们看到的第二点是应力。人们甚至不知道堆叠中的应力到底如何影响性能。以及如何处理它？如何测量？如何建模？如何设计才能不用为此担忧？”
很多事情变得更复杂了。贝卡称：“从封装角度来看，2.5D/3D 集成、扇出和 Redistribution Line（ Redistribution Line，RDL， Redistribution Line 中介层 ）等先进平台带来了新挑战。模拟模块容易受到电源完整性问题、热梯度和裸片间串扰的影响，所有这些都会降低性能。系统级封装（SiP）设计结合了射频、模拟和数字组件，这进一步使验证复杂化，需要考虑电磁干扰、热行为和信号完整性的多物理场仿真。”
AI能否成为救星？
人们对各种人工智能技术的潜在影响抱有很大乐观态度。贝卡称：“人工智能正开始在 AMS 验证中发挥变革性作用。机器学习模型可以从过去的仿真数据中学习，以提高覆盖效率，并通过更少的运行次数生成影响重大的极端情况。深度学习技术能够进行异常检测，帮助发现难以捕捉的缺陷。人工智能还可以更准确地预测寄生效应和与版图相关的变化，加快设计周期，实现更快的原型制作。尽管有这些优势，但在获取高质量训练数据、构建可靠模型以及将人工智能集成到对精度要求严苛的模拟工作流程中，仍存在挑战。”
有助于加快调试进程的话，其价值将不可估量。科内鲁称：“混合信号故障向来难以隔离，而这正是人工智能大有用武之地的地方。通过自动进行波形分析、识别异常并加快根本原因检测，人工智能可以显著简化验证周期中最耗时的部分。”
并更有效地利用仿真时间。埃尔班纳称：“验证这些场景所需的回归测试运行数量正迅速增长，而人工智能正逐渐成为关键助力。这涵盖从智能地删减冗余测试列表，到挖掘过去的回归测试数据以发现未覆盖的漏洞、异常或故障模式等方面。即使在为更快速、更准确的仿真对复杂模拟行为进行建模方面，人工智能也能发挥重要作用，并有助于日益复杂的混合信号验证任务，提高首次流片成功的能力。”
模型生成可能极具价值。米思称：“传统的建模框架（有支持模型或行业标准化的内容）可能会逐渐让位于机器学习、机器训练或人工神经网络（ANN）模型。这并不是说这是解决所有问题的理想方案，因为传统建模框架确实能让你更多地了解物理原理，但机器学习可以在目前没有传统模型或传统模型精度不足的情况下提供模型。”
图 2：人工智能如何影响混合信号开发 来源：Keysight
整个半导体行业都面临人才短缺问题，而模拟设计需要长期钻研才能掌握。巴拉苏布拉马尼亚姆称：“我们正寻求扩充模拟设计人才队伍，让人工智能助手立即为他们提供帮助。就像一个知识助手，可以帮他们解决任何问题。你可以从解释锁相环（PLL）是什么开始。然后慢慢开始做参考设计。在很多方面，我们都可以真正帮助到人才队伍。”
结论
模拟电路在芯片面积中可能只占一小部分，但它存在的原因是数字电路无法执行其功能。半导体行业受数字需求驱动，这使得模拟电路的设计难度越来越大，与此同时，对模拟电路的性能要求还在持续增长。模拟电路故障不断增加，或许也就不足为奇了。
人们曾多次尝试实现模拟设计流程的自动化，但从本质上讲，它仍然是一个手动流程，每个新的制造节点都得从头开始。或许小芯片能让模拟电路保留在更符合其要求的工艺节点上，延长 IP 的使用寿命，但在将小芯片技术用于模拟电路之前，可能需要让该技术更加成熟一些。
对于人工智能能对模拟设计和验证产生巨大价值，人们越来越乐观。米思称：“在人工智能时代，可能会出现非常独特的拓扑结构，这些结构不在工程课程范围内，也不被人熟知，但依然具有创新性。随着人工智能的潜力逐渐实现，工作流程会有很多进展和变化。”
原文：
https://semiengineering.com/mixed-messages-for-mixed-signal-2
推荐：
数模混合IC设计必备课程：《AMS数模混合仿真 》
芯片首次流片成功率“跳崖式”下降！
股票配资平台app提示：文章来自网络，不代表本站观点。
